#### (12) DEMANDE INTERNATIONALE PUBLIÉE EN VERTU DU TRAITÉ DE COOPÉRATION EN MATIÈRE DE BREVETS (PCT)

#### (19) Organisation Mondiale de la Propriété Intellectuelle

Bureau international





(43) Date de la publication internationale 6 octobre 2005 (06.10.2005)

PCT

# (10) Numéro de publication internationale WO 2005/093812 A1

- (51) Classification internationale des brevets<sup>7</sup>: H01L 21/336, 29/165, 29/205, 29/26
- (21) Numéro de la demande internationale :


PCT/FR2005/000720

- (22) Date de dépôt international : 25 mars 2005 (25.03.2005)
- (25) Langue de dépôt : français
- (26) Langue de publication : français
- (30) Données relatives à la priorité : 0403066 25 mars 2004 (25.03.2004) FR
- (71) Déposant (pour tous les États désignés sauf US): COM-MISSARIAT A L'ENERGIE ATOMIQUE [FR/FR]; 31-33, rue de la Fédération, F-75752 Paris (FR).

- (72) Inventeur; et
- (75) Inventeur/Déposant (pour US seulement) : DELEONIBUS, Simon [FR/FR]; 40, allée Gitaux La Chanteraie, F-38640 Claix (FR).
- (74) Mandataires: HECKE, Gérard etc.; Cabinet Hecke, WTC Europole, 5, place Robert Schuman, B.P. 1537, F-38025 Grenoble Cédex 1 (FR).
- (81) États désignés (sauf indication contraire, pour tout titre de protection nationale disponible): AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NI, NO, NZ, OM, PG, PH,

[Suite sur la page suivante]

- (54) Title: TRANSISTOR WITH ADAPTED SOURCE, DRAIN AND CHANNEL MATERIALS AND INTEGRATED CIRCUIT COMPRISING SAME
- (54) Titre : TRANSISTOR A MATERIAUX DE SOURCE, DE DRAIN ET DE CANAL ADAPTES ET CIRCUIT INTEGRE COMPORTANT UN TEL TRANSISTOR



- (57) Abstract: The invention concerns a normally on-state transistor comprising a source (10), a drain (11) and a channel (7). The source, drain and channel materials are selected such that, for a NMOS type transistor, the electronic affinity Xd of the drain material is lower than the electronic affinity Xc of the channel material and the electronic affinity Xs of the source material is higher than the electronic affinity Xc of the channel material (Xd<Xc<Xs). Moreover, the materials are selected such that, for a PMOS type transistor, the upper level Ed of the valence band of the drain material is higher than the upper level Ec of the valence band of the channel material and the upper level Es of the valence band of the source material is lower than the upper level Ec of the valence band of the channel material (Es<Ec<Ed).
- (57) Abrégé: Le transistor normalement passant, comporte une source (10), un drain (11) et un canal (7). Les matériaux de source, de drain et de canal sont choisis de manière à ce que, pour un transistor de type NMOS, l'affinité électronique Xd du matériau de drain soit inférieure à l'affinité

### WO 2005/093812 A1

PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.

(84) États désignés (sauf indication contraire, pour tout titre de protection régionale disponible): ARIPO (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW), eurasien (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM), européen (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, MC, NL, PL, PT, RO, SE, SI, SK, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).

 avant l'expiration du délai prévu pour la modification des revendications, sera republiée si des modifications sont reçues

En ce qui concerne les codes à deux lettres et autres abréviations, se référer aux "Notes explicatives relatives aux codes et abréviations" figurant au début de chaque numéro ordinaire de la Gazette du PCT.

#### Publiée:

avec rapport de recherche internationale

électronique Xc du matériau de canal et l'affinité électronique Xs du matériau de source soit supérieure à l'affinité électronique Xc du matériau de canal (Xd<Xc<Xs). De plus, les matériaux sont choisis de manière à ce que, pour un transistor de type PMOS, le niveau supérieur Ed de la bande de valence du matériau de drain soit supérieur au niveau supérieur Ec de la bande de valence du matériau de source soit inférieur au niveau supérieur Ec de la bande de valence du matériau de source soit inférieur au niveau supérieur Ec de la bande de valence du matériau de canal (Es<Ec<Ed).

WO 05/093812 PCT/FR05/00720

Transistor à effet de champ à matériaux de source, de drain et de canal adaptés et circuit intégré comportant un tel transistor

#### Domaine technique de l'invention

L'invention concerne un transistor à effet de champ comportant une source, un drain et un canal, constitués respectivement par des matériaux de source, de drain et de canal, les matériaux de source, de drain et de canal étant choisis de manière à ce que, pour un transistor de type NMOS, l'affinité électronique Xd du matériau de drain soit inférieure à l'affinité électronique Xc du matériau de canal et de manière à ce que, pour un transistor de type PMOS, le niveau supérieur Ed de la bande de valence du matériau de drain soit supérieur au niveau supérieur Ec de la bande de valence du matériau de canal.

15

20

25

10

5

#### État de la technique

Les transistors à effet de champ réalisés sur film mince comportent classiquement une source et un drain reliés par un canal commandé par une électrode de grille. Les porteurs de charge sont ralentis par diffusion lors de leurs passages dans le canal, d'une part, et entre la source et le canal, d'autre part, ce qui limite la vitesse de commutation du transistor. Typiquement, pour résoudre ce problème, les zones de la source et du drain sont fortement dopées, ce qui nécessite une très forte activation des dopants dans les matériaux de source et de drain. Si ces matériaux sont semi-conducteurs, l'activation des dopants est plafonnée par la solubilité chimique limite des dopants dans les matériaux.

### RAPPORT DE RECHERCHE INTERNATIONALE

L'utilisation d'un canal en silicium et d'une source et/ou d'un drain en germanium est bien connue. Le document JP63122177, par exemple, décrit un transistor du type MOS comportant un canal en germanium et des électrodes de source et de drain comportant chacune une couche de germanium et une couche de silicium, dopées N ou P. Le canal peut être un canal de type N ou P. Le document propose l'utilisation du transistor dans un circuit CMOS.

Le document JP63013379 décrit un transistor comportant un canal en silicium et des électrodes de source et de drain constitués chacune d'une couche de germanium dopée N et déposée sur du silicium.

Le document US2004/0014276 décrit des transistors NMOS et PMOS comportant chacun un canal en silicium et des source et drain en germanium.

L'article "Quasi-Planar FinFETs with Selectively Grown Germanium Raised Source/Drain" de Lindert et al. décrit un transistor à effet de champ ayant un liaison étroite ("fin") entre la source et le drain. La liaison étroite constitue le canal. Le canal est en silicium et l'un des source et drain peut être en germanium.

20

25

5

10

15

#### Objet de l'invention

L'invention a pour but de remédier à ces inconvénients et, en particulier, de réaliser des transistors permettant un fonctionnement plus rapide.

Selon l'invention, ce but est atteint par les revendications annexées et, en particulier, par le fait que, le transistor étant du type normalement passant, l'affinité électronique Xs du matériau de source d'un transistor NMOS est

supérieure à l'affinité électronique Xc du matériau de canal dudit transistor NMOS et le niveau supérieur Es de la bande de valence du matériau de source d'un transistor PMOS est inférieur au niveau supérieur Ec de la bande de valence du matériau de canal dudit transistor PMOS.

5

L'invention a également pour but un circuit intégré, comportant des transistors à effet de champ de type PMOS et de type NMOS selon l'invention.

### 10 Description sommaire des dessins

D'autres avantages et caractéristiques ressortiront plus clairement de la description qui va suivre de modes particuliers de réalisation de l'invention donnés à titre d'exemples non limitatifs et représentés aux dessins annexés, dans lesquels :

Les figures 1 à 5 illustrent un mode de réalisation particulier d'un procédé de réalisation d'un transistor selon l'invention.

20

15

# Description de modes particuliers de réalisation

Les transistors selon l'invention comportent chacun un canal en un matériau prédéterminé, par exemple du silicium (Si), du germanium (Ge), du carbone diamant (C diamant), de l'arséniure de gallium (GaAs) ou de l'antimoniure d'indium (InSb).

25

Selon l'invention, les matériaux de source et de drain des transistors NMOS sont choisis en fonction de leurs affinités électroniques Xs et Xd, tandis que

WO 05/093812 PCT/FR05/00720

pour les transistors PMOS, les matériaux de source et de drain sont choisis en fonction de leurs niveaux supérieurs Es et Ed de la bande de valence.

Le matériau de drain d'un transistor NMOS est choisi de manière à ce que l'affinité électronique Xd du matériau de drain soit inférieure à l'affinité électronique Xc du matériau de canal dudit transistor NMOS (Xd<Xc). Le matériau de drain d'un transistor PMOS est choisi de manière à ce que le matériau de drain ait un niveau supérieur Ed de la bande de valence qui est supérieur au niveau supérieur Ec de la bande de valence du matériau de canal dudit transistor PMOS (Ed>Ec).

5

10

15

20

25

Des transistors NMOS et PMOS peuvent être des transistors du type normalement passant, indiqué par la suite par la référence (on) (abréviation du terme anglais «normally on»), ou du type normalement bloqué, indiqué par la suite par la référence (off) (abréviation du terme anglais «normally off»). Dans les deux cas (on et off), le matériau de drain est choisi en appliquant les règles précédentes respectivement aux transistors NMOS et PMOS. Pour le matériau de source, on choisit un autre matériau que celui du canal. Par la suite on se limite, pour le choix du matériau de source, aux transistors normalement passants (on).

Pour des transistors de type normalement passant, le matériau de source d'un transistor NMOS est choisi de manière à ce que l'affinité électronique Xs(on) du matériau de source soit supérieure à l'affinité électronique Xc(on) du matériau de canal dudit transistor NMOS (Xs(on)>Xc(on)). Le niveau supérieur Es(on) de la bande de valence du matériau de source d'un transistor PMOS, normalement passant, est inférieur au niveau supérieur Ec(on) de la bande de valence du matériau de canal dudit transistor PMOS (Es(on)<Ec(on)).

5

10

15

20

PCT/FR05/00720

Ces règles permettent d'adapter les matériaux de drain et de source au matériau de canal de manière à rendre le transistor plus performant. En particulier, en choisissant un matériau de source adapté différent de celui du canal, la vitesse des porteurs de charge dans le canal est alors automatiquement supérieure à la vitesse de dérive de référence qui est la vitesse obtenue si le matériau de la source est de même nature chimique que le matériau du canal mais fortement dopé de type inverse. De plus, la vitesse des porteurs de charge dans la source est supérieure à la vitesse des porteurs dans le canal. Le matériau de drain est différent du matériau de canal et le matériau de source est différent du matériau de canal. Les matériaux de source et de drain sont également différents entre eux.

Le tableau 1 indique, en électronvolt, l'affinité électronique X et le niveau supérieur E de la bande de valence de différents matériaux pouvant être utilisés pour la réalisation de transistors à effet de champ.

Matériau	Affinité électronique X	Niveau supérieur E de
		la bande de valence
Si	-4,05	-5,17
Ge	-4,13	-4,79
GaAs	-4,07	-5,49
C diamant	0	-5,47
InSb	-4,59	-4,75

Tableau 1

Pour les transistors NMOS, lorsque le canal est, par exemple, en silicium (affinité électronique X de -4,05eV), le drain peut être, par exemple, en

germanium (X=-4,13eV), en arséniure de gallium (X=-4,07eV) ou en antimoniure d'indium (X=-4,59eV). Dans tous les cas, l'affinité électronique Xd du matériau de drain est ainsi inférieure à l'affinité électronique Xc du matériau de canal (Xd<Xc). Pour un transistor NMOS normalement passant, le canal étant en silicium, la source peut, par exemple, être en carbone diamant (affinité électronique X de 0eV). Ainsi, l'affinité électronique Xs(on) du matériau de source est supérieure à l'affinité électronique Xc(on) du matériau de canal (Xs(on)>Xc(on)).

Le tableau 2 indique différentes combinaisons préférentielles de matériaux de source et de drain pour un matériau de canal donné d'un transistor NMOS normalement passant.

Matériau de canal	Matériau de source N	Matériau de drain N
Si	C diamant	Ge, GaAs, InSb
Ge	Si, GaAs, C diamant	InSb
GaAs	C diamant, Si	Ge, InSb
C diamant	-	Si, Ge, GaAs, InSb
InSb	Si, Ge, GaAs,	
	C diamant	

Tableau 2

15

20

5

Pour les transistors PMOS, lorsque le canal est, par exemple, en silicium (niveau supérieur E de la bande de valence de –5,17eV), le drain peut être, par exemple, en germanium (E=-4,79eV) ou en antimoniure d'indium (E=-4,75eV). Dans tous les cas, le niveau supérieur Ed de la bande de valence du matériau de drain est ainsi supérieur à celui (Ec) du matériau de canal (Ed>Ec). Pour un transistor PMOS normalement passant, le canal étant en silicium, la source

5

10

15

20

PCT/FR05/00720

peut, par exemple, être en arséniure de gallium (E=-5,49eV) ou en carbone diamant (E=-5,47eV), ce qui correspond à la condition Es(on)<Ec(on).

7

Le tableau 3 indique différentes combinaisons préférentielles de matériaux de source et de drain pour un matériau de canal donné d'un transistor PMOS normalement passant.

Matériau de canal	Matériau de source P	Matériau de drain P	
Si	GaAs, C diamant	Ge, InSb	
Ge	Si, GaAs, C diamant	InSb	
GaAs		Si, Ge, C diamant, InSb	
C diamant	GaAs	Si, Ge, InSb	
InSb	Si, Ge, GaAs,	-	
	C diamant		

Tableau 3

L'invention n'est pas limitée aux combinaisons de matériaux indiquées cidessus, mais s'applique quels que soient les matériaux susceptibles de former un canal, une source ou un drain d'un transistor à effet de champ, dès lors que les deux conditions précitées sont remplies. Les matériaux de source et de drain peuvent également être dopés ou non afin d'améliorer encore les performances du transistor.

Dans un mode de réalisation particulier d'un procédé de réalisation d'un transistor selon l'invention, une première couche 1 destiné à constituer le canal est déposée sur un substrat 2, comme représenté à la figure 1. Le substrat peut comporter, à sa surface, une couche mince isolante, par exemple une couche en oxyde ayant une forte constante diélectrique, par exemple de l'alumine. Puis,

on dépose une couche isolante de grille 3 sur la première couche 1. Ensuite, une couche conductrice 4 est déposée sur la couche isolante de grille 3. Comme représenté à la figure 1, la couche conductrice 4 peut être constituée par la superposition d'une première couche 4a conductrice et d'une seconde couche 4b, conductrice ou non, qui peut être utilisée comme couche de masquage à la gravure. La couche 4a conductrice peut être déposée par dépôt chimique en phase gazeuse basse pression ou par épitaxie. Une étape de gravure permet de délimiter la couche conductrice 4 latéralement, par l'intermédiaire d'un masque (non-représenté), de manière à former l'électrode de grille 5. Ensuite, le dépôt d'un matériau isolant sur les flancs de l'électrode de grille 5 permet de constituer un isolant latéral 6 de l'électrode de grille 5. L'isolant électrique latéral 6 peut être réalisé par dépôt, autour de l'électrode de grille 5, d'une couche ayant une épaisseur correspondant à l'épaisseur de la couche conductrice 4, suivi par une gravure par l'intermédiaire d'un masque (non-représenté).

5

10

15

20

25

Sur la figure 2 est représentée la gravure de la couche isolante de grille 3 dans les zones du substrat 2 non recouvertes par l'électrode de grille 5 et l'isolant 6. Cette gravure peut être réalisée en utilisant des mélanges chlorés et une technique de type cathode chaude.

La gravure de la première couche 1, représentée à la figure 3, permet de délimiter latéralement le canal 7. La première couche 1 peut être gravée par gravure anisotrope ou isotrope, comme représenté à la figure 3. Par gravure isotrope, on obtient un retrait 8 de la première couche 1 sous la couche isolante de grille 3, de préférence jusque sous l'électrode de grille 5. La gravure anisotrope peut être effectuée par gravure ionique réactive.

WO 05/093812 PCT/FR05/00720 9

Sur la figure 4 est représenté le dépôt sur le substrat 2, de part et d'autre du canal 7, par exemple par épitaxie, des matériaux de source 9a et de drain 9b, destinés à constituer respectivement la source et le drain.

5

10

15

20

25

Une gravure anisotrope des matériaux de source 9a et de drain 9b dans les zones du substrat 2 non recouvertes par l'électrode de grille 5 et l'isolant latéral 6 permet de délimiter latéralement les matériaux de source 9a et de drain 9b et de former la source 10 et le drain 11, comme représenté à la figure 5. La gravure du matériau semi-conducteur permet en particulier d'obtenir un transistor de faible taille. La fabrication du transistor se termine par la formation d'éléments de contact reliés à la source 10 et au drain 11, par dépôt d'un métal 12 sur le substrat 2, planarisation, par exemple par voie mécano-chimique, et gravure du métal 12.

Lorsque la source 10 et le drain 11 d'un transistor sont constitués de matériaux différents, le procédé de fabrication du transistor comporte, de préférence, le dépôt, sur le substrat 2, à l'emplacement destiné au drain 11, d'un premier masque et le dépôt, sur le substrat 2, du matériau de source 9a. Le premier masque peut être, par exemple, un masque minéral en silice (SiO<sub>2</sub>), déposé par dépôt chimique en phase gazeuse. Le dépôt du matériau de source 9a peut être réalisé par épitaxie. Ensuite, le premier masque est retiré, par exemple par l'intermédiaire d'une solution d'acide fluorhydrique (HF), et un second masque, par exemple en silice, est déposé sur le matériau de source 9a. Puis, le matériau de drain 9b est déposé, par exemple par épitaxie, et le second masque est retiré. On peut ensuite graver de façon anisotrope les matériaux 9a et 9b pour délimiter respectivement la source 10 et le drain 11, comme précédemment. Le transistor ainsi obtenu peut être enrobé par une couche épaisse en silice, dans laquelle on forme les contacts.

WO 05/093812 PCT/FR05/00720

10

L'invention s'applique plus particulièrement à la réalisation d'un circuit intégré comportant, de préférence, des transistors à effet de champ de type PMOS et des transistors de type NMOS selon l'invention.

#### Revendications

5

10

15

20

1. Transistor à effet de champ comportant une source, un drain et un canal, constitués respectivement par des matériaux de source, de drain et de canal, les matériaux de source, de drain et de canal étant choisis de manière à ce que, pour un transistor de type NMOS, l'affinité électronique (Xd) du matériau de drain soit inférieure à l'affinité électronique (Xc) du matériau de canal et de manière à ce que, pour un transistor de type PMOS, le niveau supérieur (Ed) de la bande de valence du matériau de drain soit supérieur au niveau supérieur (Ec) de la bande de valence du matériau de canal, transistor caractérisé en ce que, le transistor étant du type normalement passant, l'affinité électronique (Xs) du matériau de source d'un transistor NMOS est supérieure à l'affinité électronique (Xc) du matériau de canal dudit transistor NMOS et le niveau supérieur (Es) de la bande de valence du matériau de source d'un transistor PMOS est inférieur au niveau supérieur (Ec) de la bande de valence du matériau de canal dudit transistor et la bande de valence du matériau de canal dudit transistor PMOS est inférieur au niveau supérieur (Ec) de la bande de valence du matériau de canal dudit transistor PMOS.

11

2. Circuit intégré, caractérisé en ce qu'il comporte des transistors à effet de champ de type PMOS et de type NMOS selon la revendication 1.

WO 05/093812 PCT/FR05/00720




Figure 1




Figure 2




Figure 3

WO 05/093812




Figure 4




Figure 5

International Application No PCT/FR2005/000720

A. CLASSIFICATION OF SUBJECT MATTER IPC 7 H01L21/336 H01L H01L29/165 H01L29/205 H01L29/26 According to International Patent Classification (IPC) or to both national classification and IPC **B. FIELDS SEARCHED** Minimum documentation searched (classification system followed by classification symbols) IPC 7 H01L Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched Electronic data base consulted during the international search (name of data base and, where practical, search terms used) EPO-Internal, INSPEC C. DOCUMENTS CONSIDERED TO BE RELEVANT Category 6 Citation of document, with indication, where appropriate, of the relevant passages Relevant to claim No. Α PATENT ABSTRACTS OF JAPAN 1.2 vol. 0123, no. 69 (E-665) 4 October 1988 (1988-10-04) & JP 63 122177 A (NIPPON TELEGR & TELEPH CORP <NTT>), 26 May 1988 (1988-05-26) abstract SUBRAMANIAN V ET AL: "A Novel Technique Α 1,2 For 3-d Integration: Ge-seeded Laterally Crystallized TFTs" 1997 SYMPOSIUM ON VLSI TECHNOLOGY - DIGEST OF TECHNICAL PAPERS 10 June 1997 (1997-06-10), pages 97-98, XP010245825 the whole document -/--Further documents are listed in the continuation of box C. X Patent family members are listed in annex. ° Special categories of cited documents : "T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the "A" document defining the general state of the art which is not considered to be of particular relevance invention "E" earlier document but published on or after the international "X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to "L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified) involve an inventive step when the document is taken alone document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such docu-"O" document referring to an oral disclosure, use, exhibition or ments, such combination being obvious to a person skilled in the art. other means document published prior to the international filing date but later than the priority date claimed "&" document member of the same patent family Date of the actual completion of the international search Date of mailing of the international search report 4 July 2005 27/07/2005 Name and mailing address of the ISA Authorized officer European Patent Office, P.B. 5818 Patentlaan 2 NL – 2280 HV Rijswijk Tel. (+31–70) 340–2040, Tx. 31 651 epo nl, Fax: (+31–70) 340–3016 Nesso, S

International Application No PCT/FR2005/000720

	1/FR2005/000/20
Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
PATENT ABSTRACTS OF JAPAN vol. 0122, no. 17 (E-624), 21 June 1988 (1988-06-21) & JP 63 013379 A (NIPPON TELEGR & TELEPH CORP <ntt>), 20 January 1988 (1988-01-20) abstract; figure 3</ntt>	1,2
US 2004/014276 A1 (BOYANOV BOYAN ET AL) 22 January 2004 (2004-01-22) figures 1-7	1,2
UNDERT N ET AL: "Quasi-planar FinFETs with selectively grown Germanium raised source/drain" 2001 IEEE INTERNATIONAL SOI CONFERENCE PROCEEDINGS. DURANGO, CO, OCT. 1 - 4, 2001, IEEE INTERNATIONAL SOI CONFERENCE, NEW YORK, NY: IEEE, US, 1 October 2001 (2001-10-01), pages 111-112, XP010563655 ISBN: 0-7803-6739-1 figure 4	1,2
PATENT ABSTRACTS OF JAPAN vol. 0133, no. 52 (E-801), 8 August 1989 (1989-08-08) & JP 01 112772 A (FUJITSU LTD), 1 May 1989 (1989-05-01) abstract	1,2
PATENT ABSTRACTS OF JAPAN vol. 0111, no. 30 (E-502), 23 April 1987 (1987-04-23) & JP 61 276265 A (NEC CORP), 6 December 1986 (1986-12-06) abstract; figure 1	1,2
US 2001/020725 A1 (OKUNO YASUTOSHI ET AL) 13 September 2001 (2001-09-13) the whole document	1,2
US 6 187 641 B1 (LIU WILLIAM U ET AL) 13 February 2001 (2001-02-13) figures 2,4	1,2
	PATENT ABSTRACTS OF JAPAN vol. 0122, no. 17 (E-624), 21 June 1988 (1988-06-21) & JP 63 013379 A (NIPPON TELEGR & TELEPH CORP <ntt>), 20 January 1988 (1988-01-20) abstract; figure 3  US 2004/014276 A1 (BOYANOV BOYAN ET AL) 22 January 2004 (2004-01-22) figures 1-7  UNDERT N ET AL: "Quasi-planar FinFETS with selectively grown Germanium raised source/drain" 2001 IEEE INTERNATIONAL SOI CONFERENCE PROCEEDINGS. DURANGO, CO, OCT. 1 - 4, 2001, IEEE INTERNATIONAL SOI CONFERENCE, NEW YORK, NY: IEEE, US, 1 October 2001 (2001-10-01), pages 11-112, XP010563655 ISBN: 0-7803-6739-1 figure 4  PATENT ABSTRACTS OF JAPAN vol. 0133, no. 52 (E-801), 8 August 1989 (1989-08-08) 8 JP 01 112772 A (FUJITSU LTD), 1 May 1989 (1989-05-01) abstract  PATENT ABSTRACTS OF JAPAN vol. 0111, no. 30 (E-502), 23 April 1987 (1987-04-23) &amp; JP 61 276265 A (NEC CORP), 6 December 1986 (1986-12-06) abstract; figure 1  US 2001/020725 A1 (OKUNO YASUTOSHI ET AL) 13 September 2001 (2001-09-13) the whole document  US 6 187 641 B1 (LIU WILLIAM U ET AL) 13 February 2001 (2001-02-13)</ntt>

International application No.
PCT/FR2005/000720

Box I	Observations where certain claims were found unsearchable (Continuation of item 1 of first sheet)
This inte	rnational search report has not been established in respect of certain claims under Article 17(2)(a) for the following reasons:
1.	Claims Nos.: because they relate to subject matter not required to be searched by this Authority, namely:
2. <b>X</b>	Claims Nos.: because they relate to parts of the international application that do not comply with the prescribed requirements to such an extent that no meaningful international search can be carried out, specifically:
	SEE SUPPLEMETAL SHEET PCT/ISA/210
3.	Claims Nos.: because they are dependent claims and are not drafted in accordance with the second and third sentences of Rule 6.4(a).
Вох П	Observations where unity of invention is lacking (Continuation of item 2 of first sheet)
This Inte	ernational Searching Authority found multiple inventions in this international application, as follows:
1.	As all required additional search fees were timely paid by the applicant, this international search report covers all searchable claims.
2.	As all searchable claims could be searched without effort justifying an additional fee, this Authority did not invite payment of any additional fee.
3.	As only some of the required additional search fees were timely paid by the applicant, this international search report covers only those claims for which fees were paid, specifically claims Nos.:
4.	No required additional search fees were timely paid by the applicant. Consequently, this international search report is restricted to the invention first mentioned in the claims; it is covered by claims Nos.:
Remarl	The additional search fees were accompanied by the applicant's protest.  No protest accompanied the payment of additional search fees.

Form PCT/ISA/210 (continuation of first sheet (1)) (July 1992)

International application No. PCT/FR2005/000720

#### Continuation of Box II.2

Claims 1 and 2 relate to a wide variety of devices, whereas only a very limited number of such devices are disclosed in or supported by the application (PCT Articles 5 and 6). The search was therefore confined to the parts of the claims that are disclosed and supported, that is the parts relating to the devices mentioned in the description and in tables 1, 2 and 3.

The applicant's attention is drawn to the fact that claims relating to inventions in respect of which no international search report has been established need not be the subject of an international preliminary examination (PCT Rule 66.1(e)). The applicant is advised that it is not normally the policy of the EPO in its capacity as International Preliminary Examining Authority to carry out a preliminary examination for subject matter that has not been searched. This applies whether or not the claims were amended after receipt of the search report or in the course of the procedure under PCT Chapter II. The applicant is reminded that if the application proceeds to the regional phase before the EPO an additional search may be carried out in the course of the examination (cf. EPO Guidelines, Part C, VI, 8.5) on the condition that the deficiencies that led to the declaration under PCT Article 17(2) have been corrected.

Information on patent family members

Interactional Application No PCT/FR2005/000720

Patent document cited in search report		Publication date	Patent family Publication member(s) date
JP 63122177	Α	26-05-1988	NONE
JP 63013379	Α	20-01-1988	NONE
US 2004014276	A1	22-01-2004	US 2005079660 A1 14-04-2005
JP 01112772	Α	01-05-1989	NONE
JP 61276265	Α	06-12-1986	NONE
US 2001020725	A1	13-09-2001	US 6287903 B1 11-09-2001 EP 0926739 A1 30-06-1999 JP 11251593 A 17-09-1999
US 6187641	B1	13-02-2001	US 6124627 A 26-09-2000

Demande Internationale No PCT/FR2005/000720

A. CLASSEMENT DE L'OBJET DE LA DEMANDE CIB 7 H01L21/336 H01L29 H01L29/165 H01L29/205 H01L29/26 Selon la classification internationale des brevets (CIB) ou à la fois selon la classification nationale et la CIB B. DOMAINES SUR LESQUELS LA RECHERCHE A PORTE Documentation minimale consultée (système de classification suivi des symboles de classement) CIB 7 H01L Documentation consultée autre que la documentation minimale dans la mesure où ces documents relèvent des domaines sur lesquels a porté la recherche Base de données électronique consultée au cours de la recherche internationale (nom de la base de données, et si réalisable, termes de recherche utilisés) EPO-Internal, INSPEC C. DOCUMENTS CONSIDERES COMME PERTINENTS Catégorie Identification des documents cités, avec, le cas échéant, l'indication des passages pertinents no. des revendications visées Α PATENT ABSTRACTS OF JAPAN 1,2 vol. 0123, no. 69 (E-665), 4 octobre 1988 (1988-10-04) & JP 63 122177 A (NIPPON TELEGR & TELEPH CORP <NTT>), 26 mai 1988 (1988-05-26) abrégé "A Novel Technique Α SUBRAMANIAN V ET AL: 1,2 For 3-d Integration: Ge-seeded Laterally Crystallized TFTs" 1997 SYMPOSIUM ON VLSI TECHNOLOGY - DIGEST OF TECHNICAL PAPERS 10 juin 1997 (1997-06-10), pages 97-98, XP010245825 le document en entier -/--Voir la suite du cadre C pour la fin de la liste des documents Χ Les documents de familles de brevets sont indiqués en annexe ° Catégories spéciales de documents cités: "T" document ultérieur publié après la date de dépôt international ou la date de priorité et n'appartenenant pas à l'état de la technique pertinent, mais cité pour comprendre le principe ou la théorie constituant la base de l'invention "A" document définissant l'état général de la technique, non considéré comme particulièrement pertinent document antérieur, mais publié à la date de dépôt international "X" document particulièrement pertinent; l'inven tion revendiquée ne peut ou après cette daté A document particulierment pertinent; invention revendiquee ne peu étre considérée comme nouvelle ou comme impliquant une activité inventive par rapport au document considéré isolément

"Y" document particulièrement pertinent; l'inven tion revendiquée ne peut être considérée comme impliquant une activité inventive lorsque le document est associé à un ou plusieurs autres documents de même nature, cette combinaison étant évidente document pouvant jeter un doute sur une revendication de priorité ou cité pour déterminer la date de publication d'une autre citation ou pour une raison spéciale (telle qu'indiquée) "O" document se référant à une divulgation orale, à un usage, à une exposition ou tous autres moyens document publié avant la date de dépôt international, mais postérieurement à la date de priorité revendiquée pour une personne du métier "&" document qui fait partie de la même famille de brevets Date à laquelle la recherche internationale a été effectivement achevée Date d'expédition du présent rapport de recherche internationale 4 juillet 2005 27/07/2005 Nom et adresse postale de l'administration chargée de la recherche internationale Fonctionnaire autorisé Office Européen des Brevets, P.B. 5818 Patentlaan 2 NL -- 2280 HV Rijswijk Tel. (+31--70) 340-2040, Tx. 31 651 epo nl, Fax: (+31--70) 340-3016 Nesso, S

Demande Internationale No PCT/FR2005/000720

C.(suite) DOCUMENTS CONSIDERES COMME PERTINENTS				
Identification des documents cités, avec, le cas échéant, l'indication des passages pertinents	no. des revendications visées			
PATENT ABSTRACTS OF JAPAN vol. 0122, no. 17 (E-624), 21 juin 1988 (1988-06-21) & JP 63 013379 A (NIPPON TELEGR & TELEPH CORP <ntt>), 20 janvier 1988 (1988-01-20) abrégé; figure 3</ntt>	1,2			
US 2004/014276 A1 (BOYANOV BOYAN ET AL) 22 janvier 2004 (2004-01-22) figures 1-7	1,2			
UNDERT N ET AL: "Quasi-planar FinFETs with selectively grown Germanium raised source/drain" 2001 IEEE INTERNATIONAL SOI CONFERENCE PROCEEDINGS. DURANGO, CO, OCT. 1 - 4, 2001, IEEE INTERNATIONAL SOI CONFERENCE, NEW YORK, NY: IEEE, US, 1 octobre 2001 (2001-10-01), pages 111-112, XP010563655 ISBN: 0-7803-6739-1 figure 4	1,2			
PATENT ABSTRACTS OF JAPAN vol. 0133, no. 52 (E-801), 8 août 1989 (1989-08-08) & JP 01 112772 A (FUJITSU LTD), 1 mai 1989 (1989-05-01) abrégé	1,2			
PATENT ABSTRACTS OF JAPAN vol. 0111, no. 30 (E-502), 23 avril 1987 (1987-04-23) & JP 61 276265 A (NEC CORP), 6 décembre 1986 (1986-12-06) abrégé; figure 1	1,2			
US 2001/020725 A1 (OKUNO YASUTOSHI ET AL) 13 septembre 2001 (2001-09-13) 1e document en entier	1,2			
US 6 187 641 B1 (LIU WILLIAM U ET AL) 13 février 2001 (2001-02-13) figures 2,4	1,2			
	PATENT ABSTRACTS OF JAPAN vol. 0122, no. 17 (E-624), 21 juin 1988 (1988-06-21) & JP 63 013379 A (NIPPON TELEGR & TELEPH CORP <ntt>), 20 janvier 1988 (1988-01-20) abrégé; figure 3  US 2004/014276 A1 (BOYANOV BOYAN ET AL) 22 janvier 2004 (2004-01-22) figures 1-7  UNDERT N ET AL: "Quasi-planar FinFETs with selectively grown Germanium raised source/drain" 2001 IEEE INTERNATIONAL SOI CONFERENCE PROCEEDINGS. DURANGO, CO, OCT. 1 - 4, 2001, IEEE INTERNATIONAL SOI CONFERENCE, NEW YORK, NY: IEEE, US, 1 octobre 2001 (2001-10-01), pages 111-112, XP010563655 ISBN: 0-7803-6739-1 figure 4  PATENT ABSTRACTS OF JAPAN vol. 0133, no. 52 (E-801), 8 août 1989 (1989-08-08) &amp; JP 01 112772 A (FUJITSU LTD), 1 mai 1989 (1989-05-01) abrégé  PATENT ABSTRACTS OF JAPAN vol. 0111, no. 30 (E-502), 23 avril 1987 (1987-04-23) &amp; JP 61 276265 A (NEC CORP), 6 décembre 1986 (1986-12-06) abrégé; figure 1  US 2001/020725 A1 (OKUNO YASUTOSHI ET AL) 13 septembre 2001 (2001-02-13) le document en entier  US 6 187 641 B1 (LIU WILLIAM U ET AL) 13 février 2001 (2001-02-13)</ntt>			

3

Demande internationale n° PCT/FR2005/000720

Cadre II Observations – lorsqu'il a été estimé que certaines revendications ne pouvaient pas faire l'objet d'une recherche (suite du point 2 de la première feuille)
Conformément à l'article 17.2)a), certaines revendications n'ont pas fait l'objet d'une recherche pour les motifs suivants:
Les revendications nos se rapportent à un objet à l'égard duquel l'administration n'est pas tenue de procéder à la recherche, à savoir:  Se rapportent à un objet à l'égard duquel l'administration n'est pas tenue de procéder à la recherche, à savoir:
2. X Les revendications nos — se rapportent à des parties de la demande internationale qui ne remplissent pas suffisamment les conditions prescrites pour qu'une recherche significative puisse être effectuée, en particulier:  Voir FEUILLE ANNEXÉE PCT/ISA/210
3. Les revendications nos sont des revendications dépendantes et ne sont pas rédigées conformément aux dispositions de la deuxième et de la troisième phrases de la règle 6.4.a).
Cadre III Observations – lorsqu'il y a absence d'unité de l'invention (suite du point 3 de la première feuille)
L'administration chargée de la recherche internationale a trouvé plusieurs inventions dans la demande internationale, à savoir:
Comme toutes les taxes additionnelles ont été payées dans les délais par le déposant, le présent rapport de recherche internationale porte sur toutes les revendications pouvant faire l'objet d'une recherche.
2. Comme toutes les recherches portant sur les revendications qui s'y prêtaient ont pu être effectuées sans effort particulier justifiant une taxe additionnelle, l'administration n'a sollicité le paiement d'aucune taxe de cette nature.
3. Comme une partie seulement des taxes additionnelles demandées a été payée dans les délais par le déposant, le présent rapport de recherche internationale ne porte que sur les revendications pour lesquelles les taxes ont été payées, à savoir les revendications n os
4. Aucune taxe additionnelle demandée n'a été payée dans les délais par le déposant. En conséquence, le présent rapport de recherche internationale ne porte que sur l'invention mentionnée en premier lieu dans les revendications; elle est couverte par les revendications n os
Remarque quant à la réserve  Les taxes additionnelles étalent accompagnées d'une réserve de la part du déposan  Le paiement des taxes additionnelles n'était assorti d'aucune réserve.

### SUITE DES RENSEIGNEMENTS INDIQUES SUR PCT/ISA/ 210

Suite du cadre II.2

Revendications nos.:

Les revendications 1 et 2 présentes ont trait une très grande variété de dispositifs. Un fondement au sens de L'Article 6 PCT et un exposé au sens de l'Article 5 PCT ne peut cependant être trouvé que pour un nombre limité de dispositifs.

Par conséquent, la recherche a été limitée aux parties des revendications qui présentent un fondement et un exposé, c'est a dire les parties ayant trait aux dispositifs mentionnés dans la description, tableaux 1, 2 et 3.

L'attention du déposant est attirée sur le fait que les revendications ayant trait aux inventions pour lesquelles aucun rapport de recherche n'a été établi ne peuvent faire obligatoirement l'objet d'un rapport préliminaire d'examen (Règle 66.1(e) PCT). Le déposant est averti que la ligne de conduite adoptée par l'OEB agissant en qualité d'administration chargée de l'examen préliminaire international est, normalement, de ne pas procéder à un examen préliminaire sur un sujet n'ayant pas fait l'objet d'une recherche. Cette attitude restera inchangée, indépendamment du fait que les revendications aient ou n'aient pas été modifiées, soit après la réception du rapport de recherche, soit pendant une quelconque procédure sous le Chapitre II.Si la demande devait être poursuivie dans la phase régionale devant l'OEB, il est rappelé au déposant qu'une recherche pourrait être effectuée durant la procédure d'examen devant l'OEB (voir Directive OEB C-VI, 8.5) à condition que les problèmes ayant conduit à la déclaration conformément à l'Article 17(2) PCT aient été résolus.

Renseignements relatifs aux membres de familles de brevets

Delande Internationale No PCT/FR2005/000720

	ument brevet cité pport de recherche		Date de publication	Membre(s) de la Date de famille de brevet(s) publication
JP	63122177	Α	26-05-1988	AUCUN
JP	63013379	A	20-01-1988	AUCUN
US	2004014276	A1	22-01-2004	US 2005079660 A1 14-04-2005
JP	01112772	Α	01-05-1989	AUCUN
JP	61276265	Α	06-12-1986	AUCUN
US	2001020725	A1	13-09-2001	US 6287903 B1 11-09-2001 EP 0926739 A1 30-06-1999 JP 11251593 A 17-09-1999
US	6187641	B1	13-02-2001	US 6124627 A 26-09-2000